Nvidia's reported revenue rose from $3.5 billion in FY2011 to $215.9 billion in FY2026 across the supplied series. The fiscal-year relabeling matters: the series omits FY2019, and its original endpoint was mislabeled as 2025. This is evidence of Nvidia's revenue scale, not proof of silicon market share or an industry-wide trajectory.
Los ingresos declarados de Nvidia aumentaron de 3.500 millones de dólares en el FY2011 a 215.900 millones en el FY2026 en la serie suministrada. La corrección de los ejercicios fiscales importa: la serie omite el FY2019 y su punto final original estaba etiquetado incorrectamente como 2025. Esto demuestra la escala de ingresos de Nvidia, no la cuota de mercado del silicio ni una trayectoria de toda la industria.
The challenge is not merely inventing a better switch. A modern AI chip can contain hundreds of billions of them. Counting one per second would take more than 6,000 years. A replacement must reproduce an entire industrial civilization at microscopic scale.
El reto no consiste solo en inventar un interruptor mejor. Un chip moderno de IA puede contener cientos de miles de millones. Contarlos a uno por segundo tomaría más de 6.000 años. Un sustituto tendría que reproducir toda una civilización industrial a escala microscópica.
The material is only the first layer of silicon's advantage. Global semiconductor capital spending rose from $54 billion in 2010 to $181.7 billion in 2022. Even after the 2023 retreat, spending remained at $146.6 billion. This industrial base supports a finalized 2025 chip market of $795.6 billion.
El material es solo la primera capa de la ventaja del silicio. El gasto mundial de capital en semiconductores pasó de 54.000 millones de dólares en 2010 a 181.700 millones en 2022. Incluso después del retroceso de 2023, se mantuvo en 146.600 millones. Esta base industrial sostiene un mercado de chips que alcanzó 795.600 millones de dólares en 2025 según datos finales.
Silicon leadership demands two forms of spending at once. Intel funded annual R&D while also paying heavily for factories and equipment. Those investments reached tens of billions of dollars in multiple years. Even then, Intel Foundry reported a $10.318 billion operating loss in 2025, which shows how expensive advanced manufacturing is even for an incumbent.
El liderazgo en silicio exige dos formas de gasto al mismo tiempo. Intel financió I+D cada año y también pagó grandes sumas por fábricas y equipos. Esas inversiones alcanzaron decenas de miles de millones de dólares en varios años. Aun así, Intel Foundry registró una pérdida operativa de 10.318 millones de dólares en 2025, lo que muestra cuánto cuesta la fabricación avanzada incluso para un actor establecido.
The newest silicon generation is already a large commercial business. TSMC says 3 nm technologies represented 24% of wafer revenue in 2025. That is revenue share, not physical wafer volume. A rival material must match this combination of performance, yield, customer demand, and factory scale.
La generación más reciente de silicio ya es un gran negocio comercial. TSMC afirma que las tecnologías de 3 nm representaron el 24% de sus ingresos por obleas en 2025. Es una participación en ingresos, no en volumen físico de obleas. Un material rival tendría que igualar esta combinación de rendimiento, productividad, demanda y escala industrial.
ASML's advantage is already commercial, not theoretical. EUV system revenue rose from €1,084.2 million in 2017 to a €9,124 million peak in 2023. It eased to €7,856.4 million in 2024, but remained many times larger than at the start. The likely successor to today's EUV is another ASML EUV system.
La ventaja de ASML ya es comercial, no teórica. Los ingresos por sistemas EUV pasaron de 1.084,2 millones de euros en 2017 a un máximo de 9.124 millones en 2023. Bajaron a 7.856,4 millones en 2024, pero siguieron siendo varias veces mayores que al comienzo. El sucesor probable de la EUV actual es otro sistema EUV de ASML.
High-NA improves reported single-exposure resolution from 13 nm to 8 nm. This is not a competing technology ending ASML's position; it is ASML extending its own platform. Intel had already exposed 30,000 wafers across two installed tools during development. The economic hurdle remains steep because a machine can cost up to $400 million.
High-NA mejora la resolución declarada por exposición de 13 nm a 8 nm. No es una tecnología rival que termine con la posición de ASML; es ASML extendiendo su propia plataforma. Intel ya había expuesto 30.000 obleas en dos equipos instalados durante el desarrollo. La barrera económica sigue siendo alta porque una máquina puede costar hasta 400 millones de dólares.
At atomic dimensions, the closed transistor starts behaving like a faucet that cannot quite stop dripping. Simulations found source-to-drain tunneling dominating current at a 3 nm silicon gate length. Traditional silicon dioxide also reaches a tunneling limit below 2.3 nm of effective electrical thickness. New materials can make leakage astonishingly small, but the measured MoS2 result is still not zero.
A dimensiones atómicas, el transistor cerrado empieza a comportarse como un grifo que no puede dejar de gotear por completo. Las simulaciones encontraron que el túnel entre fuente y drenaje domina la corriente con una compuerta de silicio de 3 nm. El dióxido de silicio tradicional también alcanza un límite de túnel por debajo de 2,3 nm de espesor eléctrico efectivo. Los nuevos materiales pueden hacer que la fuga sea asombrosamente pequeña, pero el resultado medido con MoS2 sigue sin ser cero.
The lab-to-fab gap is narrowing. One study grew uniform monolayer MoS2 across 12 inches, and another reported more than 99.9% yield in a commercial 200 mm facility. Then the difficulty moved downstream. In 300 mm fabrication tests, aggressive scaling to 18 nm introduced additional stability problems, especially at higher temperatures.
La distancia entre el laboratorio y la fábrica se está reduciendo. Un estudio cultivó MoS2 monocapa uniforme en 12 pulgadas y otro informó de más del 99,9% de rendimiento en una instalación comercial de 200 mm. Después, la dificultad se desplazó hacia las etapas posteriores. En pruebas de fabricación de 300 mm, el escalado agresivo hasta 18 nm introdujo problemas adicionales de estabilidad, especialmente a temperaturas más altas.
Beyond-silicon research has moved past isolated switches. A 16-bit carbon-nanotube RISC-V processor integrated more than 14,000 transistors using industry-standard design flows and processes. Separately, a wafer-scale 2D gate-all-around device demonstrated a 1.9 ps intrinsic delay at 0.5 V. These are real milestones, but they remain far below the system scale of today's leading AI chips.
La investigación posterior al silicio ha superado los interruptores aislados. Un procesador RISC-V de nanotubos de carbono y 16 bits integró más de 14.000 transistores mediante flujos de diseño y procesos estándar de la industria. Por separado, un dispositivo 2D de compuerta envolvente a escala de oblea demostró un retraso intrínseco de 1,9 ps a 0,5 V. Son hitos reales, pero siguen muy por debajo de la escala de los principales chips de IA actuales.
The largest projected energy gain does not come from an ordinary room-temperature transistor. Superconducting SFQ devices could be up to 1,000 times more power-efficient than CMOS, including cooling overhead. That promise comes with cryogenic hardware and an entirely different computing environment. It looks more like a specialized layer than a universal replacement.
La mayor ganancia energética proyectada no procede de un transistor convencional a temperatura ambiente. Los dispositivos SFQ superconductores podrían ser hasta 1.000 veces más eficientes energéticamente que CMOS, incluso considerando la refrigeración. Esa promesa exige hardware criogénico y un entorno informático completamente distinto. Se parece más a una capa especializada que a un sustituto universal.
CFET is a major architectural change, but not a clean break from silicon. Imec's planned monolithic approach stacks transistor pairs on the same silicon wafer. The industry changes the shape of the building before replacing its foundation. That is the pattern likely to dominate the next decade.
CFET es un cambio arquitectónico importante, pero no una ruptura completa con el silicio. El enfoque monolítico previsto por imec apila pares de transistores en la misma oblea de silicio. La industria cambia la forma del edificio antes de sustituir sus cimientos. Ese es el patrón que probablemente dominará la próxima década.
The search for alternatives can widen the material problem rather than solve it. Europe's official list grew from 14 critical raw materials in 2011 to 34 in 2023. The United States went further in 2025, naming 60 critical minerals and adding silicon itself. Changing the channel material does not remove dependencies in refining, equipment, packaging, or power electronics.
La búsqueda de alternativas puede ampliar el problema material en vez de resolverlo. La lista oficial europea pasó de 14 materias primas críticas en 2011 a 34 en 2023. Estados Unidos fue más lejos en 2025, al incluir 60 minerales críticos y añadir el propio silicio. Cambiar el material del canal no elimina las dependencias del refinado, los equipos, el encapsulado o la electrónica de potencia.
Material concentration has an economic price. USGS modeled a simultaneous cutoff of Chinese gallium and germanium net exports. Its central estimate was a $3.4 billion decrease in US GDP, with a range from $1.7 billion to $9 billion. This is a scenario, not a forecast of what will definitely happen.
La concentración material tiene un precio económico. USGS modeló un corte simultáneo de las exportaciones netas chinas de galio y germanio. Su estimación central fue una disminución de 3.400 millones de dólares en el PIB estadounidense, con un intervalo de 1.700 a 9.000 millones. Es un escenario, no una predicción de lo que ocurrirá con certeza.
Europe is planning around supply-chain diversity rather than material purity. By 2030, it targets 10% domestic extraction, 40% processing, and 25% recycling. It also wants no single country to supply more than 65% of annual needs at any relevant stage. The strategy assumes that resilience comes from many routes, not one replacement element.
Europa está planificando alrededor de la diversidad de la cadena de suministro y no de la pureza material. Para 2030, fija objetivos del 10% de extracción interna, 40% de procesamiento y 25% de reciclaje. También quiere que ningún país suministre más del 65% de las necesidades anuales en ninguna etapa relevante. La estrategia supone que la resiliencia procede de múltiples rutas y no de un único elemento sustituto.
The roadmaps point toward integration, not demolition. DARPA labels the potential performance path from 1x in 2D integration to 100x in mixed-material 3DHI. Packaging targets also tighten from 2 μm on organic substrates to 0.5 μm on silicon-core substrates. Even DNA's roughly 2.2 petabytes per gram looks more credible as specialized storage than as a general replacement for conventional computing.
Las hojas de ruta apuntan hacia la integración, no hacia la demolición. DARPA etiqueta un recorrido potencial de rendimiento desde 1x en integración 2D hasta 100x en 3DHI de materiales mixtos. Los objetivos de encapsulado también se estrechan desde 2 μm en sustratos orgánicos hasta 0,5 μm en sustratos con núcleo de silicio. Incluso los cerca de 2,2 petabytes por gramo del ADN parecen más creíbles como almacenamiento especializado que como sustituto general de la computación convencional.
The roadmap gives the clearest answer to the ten-year question. TSMC schedules successive silicon-platform generations through 2029, and imec places CFET introduction around 2033. The main transition to 2D semiconductor channels does not appear until 2041. By 2036, the winning design is therefore a high-rise with silicon foundations and specialized new floors, not a demolished city rebuilt from one new material.
La hoja de ruta ofrece la respuesta más clara a la pregunta de los próximos diez años. TSMC programa generaciones sucesivas de su plataforma de silicio hasta 2029, e imec sitúa la introducción de CFET hacia 2033. La transición principal a canales semiconductores 2D no aparece hasta 2041. Para 2036, el diseño ganador será por tanto un rascacielos con cimientos de silicio y nuevas plantas especializadas, no una ciudad demolida y reconstruida con un solo material nuevo.
The supplied series reaches $215.9 billion in FY2026, with FY2019 absent. Counting one advanced AI chip transistor by transistor would take more than 6,000 years.
Key findings
One advanced AI chip can contain hundreds of billions of transistors, enough to take more than 6,000 years to count one by one. Semiconductor Industry Association
ASML EUV system revenue rose from €1,084.2 million in 2017 to €9,124 million in 2023, then stood at €7,856.4 million in 2024. Statista
Imec’s roadmap does not place 2D semiconductors in silicon’s main transistor-channel role until 2041, beyond the deck’s 2036 horizon. IEEE Spectrum
In silicon nanowire simulations, direct source-to-drain tunneling dominated current at a 3 nm gate length and produced poor switching. IEEE Transactions on Electron Devices
Finalized WSTS data put global semiconductor sales at $795.6 billion in 2025, with logic and memory leading the expansion. World Semiconductor Trade Statistics
Global semiconductor capital spending climbed from $54 billion in 2010 to $181.7 billion in 2022, before easing to $146.6 billion in 2023. Statista
TSMC delayed High-NA adoption partly because each machine can cost up to $400 million, reinforcing ASML’s economic as well as technical advantage. TrendForce
Intel had already exposed 30,000 wafers across two installed High-NA EUV tools while preparing the technology for manufacturing. SemiAnalysis
High-NA EUV improves single-exposure resolution from about 13 nm to 8 nm, extending rather than replacing ASML’s EUV platform. TrendForce
TSMC’s 3 nm technology supplied 24% of its wafer revenue in 2025, showing that advanced silicon was already a major commercial business. TSMC
Imec expects CFETs to begin replacing current gate-all-around structures around 2033, while still being built on silicon wafers. Heise
TSMC’s public roadmap schedules A16 for 2027, A14 and N2U for 2028, and A13 for 2029, all before 2036. TSMC
The argument
The industry's manufacturing moat absorbed more than three times as much annual capital at its peak as in 2010.
Intel kept funding research and factories, yet Intel Foundry still lost $10.318 billion in 2025.
Advanced silicon is proven; 3 nm supplies nearly one quarter of TSMC revenue.
ASML built a multibillion-euro EUV business before the industry reached its next optical generation.
The next resolution leap strengthens ASML's platform, but one High-NA machine can cost up to $400 million.
At a 3 nm gate length, direct tunneling dominates current and ruins clean switching.
This research is published in English and Spanish. Ver en español
La investigación detrás de esta presentación
La serie suministrada alcanza 215.900 millones de dólares en el FY2026, con el FY2019 ausente. Contar uno por uno los transistores de un chip avanzado de IA tomaría más de 6.000 años.
Hallazgos clave
Un chip avanzado de IA puede contener cientos de miles de millones de transistores; contarlos uno por uno tomaría más de 6.000 años. Semiconductor Industry Association
Los ingresos de ASML por sistemas EUV pasaron de 1.084,2 millones de euros en 2017 a 9.124 millones en 2023 y quedaron en 7.856,4 millones en 2024. Statista
La hoja de ruta de imec no sitúa a los semiconductores 2D como canal principal del transistor hasta 2041, después del horizonte de 2036. IEEE Spectrum
En simulaciones de nanohilos de silicio, el túnel directo entre fuente y drenaje dominó la corriente con una compuerta de 3 nm y empeoró la conmutación. IEEE Transactions on Electron Devices
Los datos finales de WSTS situaron las ventas mundiales de semiconductores en 795.600 millones de dólares en 2025, impulsadas por lógica y memoria. World Semiconductor Trade Statistics
El gasto mundial de capital en semiconductores pasó de 54.000 millones de dólares en 2010 a 181.700 millones en 2022 y bajó a 146.600 millones en 2023. Statista
TSMC retrasó la adopción de High-NA en parte porque cada máquina puede costar hasta 400 millones de dólares, reforzando la ventaja económica y técnica de ASML. TrendForce
Intel ya había expuesto 30.000 obleas en dos equipos High-NA EUV instalados mientras preparaba la tecnología para fabricación. SemiAnalysis
High-NA EUV mejora la resolución por exposición de unos 13 nm a 8 nm, extendiendo la plataforma EUV de ASML en vez de reemplazarla. TrendForce
La tecnología de 3 nm de TSMC aportó el 24% de sus ingresos por obleas en 2025, mostrando que el silicio avanzado ya era un gran negocio comercial. TSMC
imec prevé que los CFET comiencen a sustituir las estructuras de compuerta envolvente hacia 2033, todavía sobre obleas de silicio. Heise
La hoja de ruta pública de TSMC programa A16 para 2027, A14 y N2U para 2028, y A13 para 2029, todos antes de 2036. TSMC
El argumento
En su máximo, el foso industrial absorbió más de tres veces el capital anual de 2010.
Intel siguió financiando investigación y fábricas, pero Intel Foundry aún perdió 10.318 millones de dólares en 2025.
El silicio avanzado está comprobado; 3 nm aporta casi una cuarta parte de ingresos de TSMC.
ASML construyó un negocio EUV de miles de millones de euros antes de que la industria alcanzara la siguiente generación óptica.
El siguiente salto de resolución fortalece la plataforma de ASML, pero una máquina High-NA puede costar hasta 400 millones de dólares.
Con una compuerta de 3 nm, el túnel directo domina la corriente y arruina una conmutación limpia.
Esta investigación se publica en inglés y español. Read in English
