Hanademi

Post-silicon wins in the factory

29 slides · 19 min · 3 hours ago language
ENES
theme
LightDark
view
DeckTableTalk
brand
HanademiPlatzi
Post-silicon wins in the factoryMade for Freddy Vega, by Hanademi
El post-silicio se gana enfábricaMade for Freddy Vega, by Hanademi
SiC defect counts spread 279xInclusions per 150 mm wafer across vendors and epilayer thicknesses.Made for Freddy Vega, by HanademiSources: Defects in 4H-SiC epilayers affecting device yield and reliability. (n.d.); International Technology Roadmap forSemiconductors. (2011/2018). Yield enhancement.Unitinclusions per wafer39Vendor B, 30 µm14.9Vendor A, 30 µm12.3Vendor C, 60 µm0.1Vendor A, 10 µm
The same material family can arrive with radically different defect populations. This sample ranges from 0.14 to 39 inclusions per wafer, a raw spread of 279x. Manufacturing begins when that spread becomes measurable, explainable and controllable.
Los defectos de SiC varían 279 vecesInclusiones por oblea de 150 mm entre proveedores y espesores de epilayer.Made for Freddy Vega, by HanademiFuentes: Defects in 4H-SiC epilayers affecting device yield and reliability. (n.d.); International Technology Roadmap forSemiconductors. (2011/2018). Yield enhancement.Unidadinclusiones por oblea39Proveedor B, 30 µm14,9Proveedor A, 30 µm12,3Proveedor C, 60 µm0,1Proveedor A, 10 µm
La misma familia de materiales puede llegar con poblaciones de defectos radicalmente distintas. La muestra va de 0,14 a 39 inclusiones por oblea, una dispersión bruta de 279 veces. La fabricación comienza cuando esa variación puede medirse, explicarse y controlarse.
Mobility records are not a fair raceReported room-temperature mobility across unmatched devices, contacts, geometries and extractionmethods.Made for Freddy Vega, by HanademiSources: Durkop, T., et al. (2004). Extraordinary mobility in semiconducting carbon nanotubes. Nano Letters; Canto, B., et al. (2025). Multi-project wafer runs forelectronic graphene devices in the European 2D-Experimental Pilot Line project. Nature Communications; Automotive Electronics Council. (n.d.). AEC-Q100.Hanademi analysis: Graphene’s 20-year commercialization gap, incomparable mobility records, factory-scale variation control and eight qualificationgates jointly separate performance from production readiness.Unitcm²/VsCarbon nanotube79,000Graphene/hBN10,000Black phosphorus5,200Epigraphene5,000SnON 7nm357SnON 5nm325SnO2 3nm304MoS2 monolayer200MoS2 wafer140WS2 FET33
The tallest bar is irresistible, but the bars do not describe equivalent tests. A factory must then control variation across wafers, lots and tools before clearing qualification. Hanademi analysis treats the record as the funnel entrance, not the finish line.
Los récords de movilidad no son unacarrera justaMovilidad publicada a temperatura ambiente con dispositivos, contactos, geometrías y métodos noequivalentes.Made for Freddy Vega, by HanademiFuentes: Durkop, T., et al. (2004). Extraordinary mobility in semiconducting carbon nanotubes. Nano Letters; Canto, B., et al. (2025). Multi-project wafer runs forelectronic graphene devices in the European 2D-Experimental Pilot Line project. Nature Communications; Automotive Electronics Council. (n.d.). AEC-Q100.Análisis de Hanademi: La brecha comercial de 20 años, los récords no comparables, el control de variación fabril y las ocho puertas de cualificaciónseparan rendimiento y producción.Unidadcm²/VsCarbon nanotube79.000Graphene/hBN10.000Black phosphorus5.200Epigraphene5.000SnON 7nm357SnON 5nm325SnO2 3nm304MoS2 monolayer200MoS2 wafer140WS2 FET33
La barra más alta es irresistible, pero las pruebas no son equivalentes. Después, una fábrica debe controlar la variación entre obleas, lotes y equipos antes de superar la cualificación. El análisis de Hanademi trata el récord como la entrada del embudo, no como la meta.
After 20 years, graphene electronics stillhad no commercial production.The cited work describes experimental runs completed in 2022 and 2023.Sources: Canto, B., et al. (2025). Multi-project wafer runs for electronic graphene devices in the European 2D-Experimental Pilot Line project. NatureCommunications.
Graphene is the warning against confusing scientific endurance with factory progress. Experimental multi-project wafer runs were real advances. They were still pilot evidence, not qualified commercial production.
Tras 20 años, la electrónica de grafeno aúnno tenía producción comercial.El trabajo citado describe ejecuciones experimentales terminadas en 2022 y 2023.Fuentes: Canto, B., et al. (2025). Multi-project wafer runs for electronic graphene devices in the European 2D-Experimental Pilot Line project. NatureCommunications.
El grafeno advierte contra confundir persistencia científica con progreso fabril. Las ejecuciones experimentales multiproyecto fueron avances reales. Aún eran evidencia piloto, no producción comercial cualificada.
610 GHz does not settle the switching racePublished transistor frequency records, GHz. fT and fMAX are different metrics under unmatched deviceconditions.Made for Freddy Vega, by HanademiSources: Krasnozhon, D., et al. (2014). MoS2 transistors operating at gigahertz frequencies. Nano Letters; Sanne, A., et al. (2017). Record fT,fmax, and GHz amplification in 2-dimensional CVD MoS2 embedded-gate FETs. IEEE ISCAS; Cheng, R., et al. (2014). Few-layer molybdenumdisulfide transistors and circuits for high-speed flexible electronics. Nature Communications.UnitGHz610SiGe fMAX 2025500SiGe fT 202550MoS2 fMAX flex42MoS2 fT flex20MoS2 fT 20176MoS2 fT 2014
The chart appears decisive because 610 towers over 6. But it mixes fT with fMAX and unmatched architectures, voltages and setups. Speed alone cannot establish a manufacturable winner.
610 GHz no resuelve la carrera deconmutaciónRécords publicados de frecuencia de transistores, GHz. fT y fMAX son métricas distintas bajo condiciones noequivalentes.Made for Freddy Vega, by HanademiFuentes: Krasnozhon, D., et al. (2014). MoS2 transistors operating at gigahertz frequencies. Nano Letters; Sanne, A., et al. (2017). Record fT,fmax, and GHz amplification in 2-dimensional CVD MoS2 embedded-gate FETs. IEEE ISCAS; Cheng, R., et al. (2014). Few-layer molybdenumdisulfide transistors and circuits for high-speed flexible electronics. Nature Communications.UnidadGHz610SiGe fMAX 2025500SiGe fT 202550MoS2 fMAX flex42MoS2 fT flex20MoS2 fT 20176MoS2 fT 2014
El gráfico parece decisivo porque 610 domina a 6. Pero mezcla fT con fMAX y arquitecturas, voltajes y montajes no equivalentes. La velocidad por sí sola no establece un ganador fabricable.
Qualification beats the billion-cycle headlineReported endurance cycles for different memory demonstrations.Made for Freddy Vega, by HanademiSources: Kapur, O. (n.d.). Dataset in support of An ultra high-endurance memristor using back-end-of-line amorphous SiC; van Dijk, K., et al.(2026). Product reliability of embedded RRAM in 28 nm. IEEE IRPS.Sources use different measurement bases; read the comparison directionally, not as one exact scale.UnitcyclesSiC memristor record1,000,000,000Qualified 28 nm RRAM100,00010,000x
The SiC device passed one billion cycles, yet drift continued for 200 million cycles and no lot yield was reported. The RRAM threshold was lower, but qualification covered more than 5,000 dies per wafer, retention, packaging and variation. Manufacturing credibility comes from the evidence around the number.
La cualificación supera el titular de milmillones de ciclosCiclos de resistencia publicados para demostraciones de memoria distintas.Made for Freddy Vega, by HanademiFuentes: Kapur, O. (n.d.). Dataset in support of An ultra high-endurance memristor using back-end-of-line amorphous SiC; van Dijk, K., et al.(2026). Product reliability of embedded RRAM in 28 nm. IEEE IRPS.Las fuentes usan bases de medición distintas; lea la comparación como tendencia, no como una escala exacta.UnidadciclosRécord del memristor SiC1.000.000.000RRAM cualificada de 28 nm100.00010.000x
El dispositivo SiC superó mil millones de ciclos, pero la deriva continuó durante 200 millones y no se informó rendimiento entre lotes. El umbral de RRAM fue menor, pero la cualificación cubrió más de 5.000 chips por oblea, retención, encapsulado y variación. La credibilidad fabril viene de la evidencia que rodea la cifra.
Seven readiness levels still separatelaboratory proof from full production.The slide shows the first eight levels of the official 10-level framework. MRL 9 and MRL10 continue in the appendix.Sources: U.S. Department of Defense. (n.d.). Manufacturing readiness level definitions.; OSD Manufacturing Technology Program. (2016). ManufacturingReadiness Level Deskbook, Version 2.5.
The full ladder makes the missing work visible. Laboratory proof appears at MRL 3, while full production is MRL 10. Representative lines, pilot readiness, low-rate production and continuous improvement lie between them.
Siete niveles de preparación aúnseparan la prueba de laboratorio de laproducción plena.La diapositiva muestra los primeros ocho niveles del marco oficial de 10 niveles. MRL 9y MRL 10 continúan en el apéndice.Fuentes: U.S. Department of Defense. (n.d.). Manufacturing readiness level definitions.; OSD Manufacturing Technology Program. (2016). ManufacturingReadiness Level Deskbook, Version 2.5.
La escala completa hace visible el trabajo pendiente. La prueba de laboratorio aparece en MRL 3 y la producción plena en MRL 10. Entre ambas quedan líneas representativas, preparación piloto, producción limitada y mejora continua.
Readiness is proven on the factory floorCleanroom workers operate semiconductor processing equipment in an imec fabrication facility.Sources: imec. (n.d.). Advanced RF technologies: Beyond 5G and 6G.
People and process tools must execute together before laboratory performance becomes production evidence.
La madurez se demuestra en la fábricaTrabajadores de sala limpia operan equipos de procesamiento de semiconductores en una planta defabricación de imec.Fuentes: imec. (n.d.). Advanced RF technologies: Beyond 5G and 6G.
Las personas y las herramientas de proceso deben trabajar juntas antes de que el rendimiento de laboratorio se convierta en evidencia de producción.
2D electronics has entered the hard middle300 mm WS2 yield evidence beside graphene device populations from experimental pilot runs.Made for Freddy Vega, by HanademiSources: Ghosh, S., et al. (2024). EOT scaling via 300mm MX2 dry transfer. IEEE VLSI Technology and Circuits; Canto, B., et al. (2025). Multi-projectwafer runs for electronic graphene devices in the European 2D-Experimental Pilot Line project. Nature Communications; JEDEC. (2024). JESD69D.Hanademi analysis: The timeline, best-wafer yields and multi-project runs establish pilot maturity, while the qualification checklist exposesthe missing production and customer gates.Unityield and devicesBest 300 mm WS2 results99.5%99%MorphologicalElectrical, best wafersGraphene pilot populations130170MPW run 1MPW run 3
These are no longer one-device curiosities. WS2 reached a repeatable 300 mm flow, while graphene pilot runs measured 130 and 170 devices. Hanademi analysis places 2D electronics beyond laboratory proof but short of disclosed customer-qualified volume.
La electrónica 2D entró en la etapa másdifícilEvidencia de rendimiento de WS2 en 300 mm junto a poblaciones de dispositivos de ejecuciones piloto degrafeno.Made for Freddy Vega, by HanademiFuentes: Ghosh, S., et al. (2024). EOT scaling via 300mm MX2 dry transfer. IEEE VLSI Technology and Circuits; Canto, B., et al. (2025). Multi-projectwafer runs for electronic graphene devices in the European 2D-Experimental Pilot Line project. Nature Communications; JEDEC. (2024). JESD69D.Análisis de Hanademi: La cronología, los mejores rendimientos y las ejecuciones multiproyecto demuestran madurez piloto; lalista de cualificación revela las puertas fabriles aún ausentes.Unidadrendimiento y dispositivosMejores resultados de WS2 en 300 mm99,5 %99 %MorfológicoEléctrico, mejores obleasPoblaciones piloto de grafeno130170MPW run 1MPW run 3
Ya no son curiosidades de un solo dispositivo. WS2 alcanzó un flujo repetible de 300 mm y los pilotos de grafeno midieron 130 y 170 dispositivos. El análisis de Hanademi sitúa la electrónica 2D más allá del laboratorio pero antes del volumen cualificado divulgado.
High wafer yield can hide a colder mobilityresultGraphene and MoS2 device yields beside MoS2 mobility at room temperature and 90 K.Made for Freddy Vega, by HanademiSources: Smith, A. D., et al. (2017). Wafer-scale statistical analysis of graphene FETs, Part I. IEEE Transactions on ElectronDevices; Kang, K., et al. (2015). High-mobility three-atom-thick semiconducting films with wafer-scale homogeneity. Nature.Unitpercent and cm²/VsReported device yield75%99%Wafer-scale graphene4-inch MoS2MoS2 mobility30114Room temperature90 K
The yield panel makes MoS2 look nearly finished. The mobility panel shows how strongly the result changes with temperature, from 30 to 114 cm²/Vs. Neither study supplies the lot-to-lot distribution needed for production qualification.
Un alto rendimiento puede ocultar unamovilidad medida en fríoRendimientos de dispositivos de grafeno y MoS2 junto a la movilidad de MoS2 a temperatura ambiente y 90K.Made for Freddy Vega, by HanademiFuentes: Smith, A. D., et al. (2017). Wafer-scale statistical analysis of graphene FETs, Part I. IEEE Transactions on ElectronDevices; Kang, K., et al. (2015). High-mobility three-atom-thick semiconducting films with wafer-scale homogeneity. Nature.Unidadporcentaje y cm²/VsRendimiento publicado75 %99 %Grafeno a escala de obleaMoS2 de 4 pulgadasMovilidad de MoS230114Temperatura ambiente90 K
El panel de rendimiento hace que MoS2 parezca casi terminado. El panel de movilidad muestra cuánto cambia el resultado con la temperatura, de 30 a 114 cm²/Vs. Ningún estudio aporta la distribución entre lotes necesaria para cualificación.
Ge-on-Si defects fell 10,000xAverage dislocation density before and after selective etching and annealing.Made for Freddy Vega, by HanademiSources: Uprooting defects to enable high-performance III-V optoelectronic devices on silicon. (2019). NatureCommunications.Unitdislocations per cm²Before treatment100,000,000After treatment10,000
This is what manufacturing progress looks like: not a faster isolated device, but a controlled reduction in a failure source. Dislocation density fell from about 10⁸ to 10⁴ cm⁻². The improvement came from integrating Ge on a silicon platform.
Los defectos de Ge sobre Si cayeron10.000 vecesDensidad media de dislocaciones antes y después de grabado selectivo y recocido.Made for Freddy Vega, by HanademiFuentes: Uprooting defects to enable high-performance III-V optoelectronic devices on silicon. (2019). NatureCommunications.Unidaddislocaciones por cm²Antes del tratamiento100.000.000Después del tratamiento10.000
Así se ve el progreso fabril: no un dispositivo aislado más rápido, sino una reducción controlada de una fuente de fallos. La densidad cayó de unos 10⁸ a 10⁴ cm⁻². La mejora surgió al integrar Ge sobre una plataforma de silicio.
SiC quality is being tested beyond one waferWafer diameters included in Bosch production-statistics work on thickness, doping, defects and uniformity.Made for Freddy Vega, by HanademiSources: Thomas, B., et al. (2024). High-volume SiC epitaxial layer manufacturing: Maintaining high materials quality of labresults in production; Obeng, Y., et al. (2025). International Roadmap for Devices and Systems 2024 Metrology. NIST.Unitmm wafer diameter200200 mm SiC150150 mm SiC
Bosch tested whether laboratory SiC quality survives a production population. The study moves from single wafers through lots to several hundred wafers at 150 and 200 mm. That scale demands the new measurement science identified by the IRDS metrology roadmap.
La calidad de SiC ya se prueba más allá deuna obleaDiámetros incluidos en el trabajo de Bosch sobre estadísticas de producción, dopaje, defectos yuniformidad.Made for Freddy Vega, by HanademiFuentes: Thomas, B., et al. (2024). High-volume SiC epitaxial layer manufacturing: Maintaining high materials quality of lab results inproduction; Obeng, Y., et al. (2025). International Roadmap for Devices and Systems 2024 Metrology. NIST.Unidadmm de diámetro200200 mm SiC150150 mm SiC
Bosch probó si la calidad de laboratorio del SiC sobrevive a una población fabril. El estudio pasa de obleas individuales y lotes a varios cientos de obleas de 150 y 200 mm. Esa escala exige la nueva ciencia de medición señalada por la hoja de ruta IRDS.
Proof expands to the waferSeveral patterned semiconductor wafers are displayed under multicolored reflected light.Sources: IEEE Spectrum. (2026, May 19). The next 15 years of Moore’s Law, according to imec.
Production confidence comes from controlling patterned wafers consistently, not celebrating one exceptional device.
La prueba se extiende a la obleaVarias obleas de semiconductores con patrones se muestran bajo luz reflejada multicolor.Fuentes: IEEE Spectrum. (2026, May 19). The next 15 years of Moore’s Law, according to imec.
La confianza productiva proviene de controlar obleas de forma consistente, no de celebrar un dispositivo excepcional.
GaN can win before reaching 300 mmFull supplied chronology separating silicon volume, specialty GaN qualification, 300 mm pilots, sampling and2D integration.Made for Freddy Vega, by HanademiSources: Semiconductor300 manufacturing report. (2003). IEEE Advanced Semiconductor Manufacturing Conference; Infineon Technologies. (2024, September 11). Infineonpioneers 300 mm power gallium nitride technology; Semiconductor Today. (2024, March 27). BelGaN qualifies its BEL1 650V eGaN platform for volume production.Hanademi analysis: BelGaN reached customer-backed volume qualification before Infineon’s 300 mm path, while the larger wafer promises2.3 times more chips per wafer.Unitcalendar year200120261998Silicon 300 mm pilot1999Qualified 300 mm DRAM2000Customer wafers2001Intel 300 mm chips2001TSMC Fab 122001Samsung 300 mm volume2024BelGaN specialty volume2024Infineon 300 mm GaN pilot2025Planned GaN samples20262D pilot-line study2026Scaled 2D route
Silicon's 300 mm path moved from pilot to qualified product and volume in roughly three years. GaN offers a different route: BelGaN qualified a specialty 650 V platform before Infineon's 300 mm path reached disclosed volume. Hanademi analysis sees specialization first and 300 mm economics later.
GaN puede ganar antes de llegar a 300 mmCronología completa que separa volumen de silicio, cualificación especializada de GaN, pilotos de 300 mm,muestras e integración 2D.Made for Freddy Vega, by HanademiFuentes: Semiconductor300 manufacturing report. (2003). IEEE Advanced Semiconductor Manufacturing Conference; Infineon Technologies. (2024, September 11). Infineonpioneers 300 mm power gallium nitride technology; Semiconductor Today. (2024, March 27). BelGaN qualifies its BEL1 650V eGaN platform for volume production.Análisis de Hanademi: BelGaN logró cualificación de volumen antes de la ruta de 300 mm de Infineon, mientras la oblea mayor promete 2,3veces más chips.Unidadaño calendario200120261998Piloto de silicio de 300 mm1999DRAM cualificada de 300 mm2000Obleas para clientes2001Chips Intel de 300 mm2001Fab 12 de TSMC2001Volumen Samsung de 300mm2024Volumen especializado deBelGaN2024Piloto GaN de 300 mm deInfineon2025Muestras GaN previstas2026Estudio de línea piloto 2D2026Ruta 2D escalada
La ruta del silicio de 300 mm pasó de piloto a producto cualificado y volumen en unos tres años. GaN ofrece otra ruta: BelGaN cualificó una plataforma especializada de 650 V antes de que la ruta de 300 mm de Infineon alcanzara volumen divulgado. El análisis de Hanademi ve primero la especialización y después la economía de 300 mm.
TMD transistors reached a 300 mm routeContacted pitch and channel length in the 2026 imec, ASML and TSMC integration demonstration.Made for Freddy Vega, by HanademiSources: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mmintegration.UnitnmContacted pitch50Channel length281.8x
This is a meaningful move toward industrial geometry. MoS2 and WS2 or WSe2 transistors were demonstrated on a 300 mm route at 50 nm contacted pitch and 28 nm channels. The release still stops short of claiming customer-qualified volume production.
Los transistores TMD llegaron a una ruta de300 mmPaso contactado y longitud de canal en la demostración de integración de imec, ASML y TSMC de 2026.Made for Freddy Vega, by HanademiFuentes: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mmintegration.UnidadnmPaso contactado50Longitud de canal281,8x
Es un avance significativo hacia una geometría industrial. Se demostraron transistores de MoS2 y WS2 o WSe2 en una ruta de 300 mm con paso de 50 nm y canales de 28 nm. El comunicado aún no afirma producción en volumen cualificada por clientes.
The 2D route is becoming a real process stackElectron micrograph from the 2026 300 mm TMD integration demonstration.Sources: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration.
The micrograph shows the physical stack behind the milestone. The achievement is not simply a material property. It is the ability to place a 2D device inside a scaled 300 mm integration route.
La ruta 2D se está convirtiendo en unproceso realMicrografía electrónica de la demostración de integración TMD de 300 mm de 2026.Fuentes: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration.
La micrografía muestra la estructura física detrás del hito. El logro no es solo una propiedad del material. Es la capacidad de colocar un dispositivo 2D dentro de una ruta de integración escalada de 300 mm.
In July 2026, selected High-NA layersmatched yields and entered volume logic.The evidence concerns selected 18A layers, not replacement of the completemanufacturing flow.Sources: ASML Holding N.V. (2026, July 15). High-NA EUV reaches new readiness milestone with first high-volume logic product; Burke, B. (2026, July16). Intel Foundry’s High-NA EUV breakthrough. Futurum Group.
High-NA is a counterexample to the idea that factories never absorb disruptive technology. Intel dual-qualified selected layers against incumbent EUV and matched yield. The risk fell because the new tool entered through a controlled part of an existing process.
En julio de 2026, capas High-NAigualaron el rendimiento y entraronen volumen lógico.La evidencia se refiere a capas 18A seleccionadas, no al reemplazo de todo el flujo defabricación.Fuentes: ASML Holding N.V. (2026, July 15). High-NA EUV reaches new readiness milestone with first high-volume logic product; Burke, B. (2026, July16). Intel Foundry’s High-NA EUV breakthrough. Futurum Group.
High-NA contradice la idea de que las fábricas nunca absorben tecnología disruptiva. Intel cualificó capas seleccionadas frente al EUV existente e igualó el rendimiento. El riesgo bajó porque la herramienta nueva entró por una parte controlada del proceso.
High-NA could cut selected-layer cost by20% to 35%ASML estimate for selected critical layers versus 0.33-NA EUV, not total wafer or packaged-die cost.Made for Freddy Vega, by HanademiSources: ASML Holding N.V. (2024, November 14). Investor Day presentation, Exhibit 99.4.Unitestimated cost reductionLow estimate20%High estimate35%
High-NA does not win merely by printing smaller features. ASML estimates that lower dose, single exposure and two-dimensional layouts can reduce selected critical-layer costs by 20% to 35%. The estimate does not cover the total wafer or packaged die.
High-NA podría reducir entre 20% y 35% elcoste de capas seleccionadasEstimación de ASML para capas críticas seleccionadas frente a EUV de 0,33 NA, no para toda la oblea o elchip encapsulado.Made for Freddy Vega, by HanademiFuentes: ASML Holding N.V. (2024, November 14). Investor Day presentation, Exhibit 99.4.Unidadreducción de coste estimadaEstimación baja20 %Estimación alta35 %
High-NA no gana solo por imprimir características más pequeñas. ASML estima que una dosis menor, exposición única y diseños bidimensionales pueden reducir entre 20% y 35% el coste de capas críticas seleccionadas. La estimación no cubre toda la oblea ni el chip encapsulado.
Intel accepted 2% more cost for 10% to 20%more currentReported drive-current improvement range and wafer-cost increase for Intel's 90 nm strained-siliconinsertion.Made for Freddy Vega, by HanademiSources: EE Times. (2003). Intel adopts strained silicon for 90-nanometer process.Unitpercent changeCurrent gain, low10%Current gain, high20%Wafer-cost increase2%
Factories are not hostile to performance. Intel reportedly accepted a 2% wafer-cost increase for a 10% to 20% drive-current gain. The material change succeeded because it entered an existing silicon flow rather than replacing the platform.
Intel aceptó 2% más de coste por 10% a 20%más de corrienteRango publicado de mejora de corriente y aumento del coste de oblea para la inserción de silicio tensado deIntel en 90 nm.Made for Freddy Vega, by HanademiFuentes: EE Times. (2003). Intel adopts strained silicon for 90-nanometer process.Unidadcambio porcentualGanancia de corriente, baja10 %Ganancia de corriente, alta20 %Aumento del coste de oblea2 %
Las fábricas no rechazan el rendimiento. Intel habría aceptado un aumento de 2% en el coste de oblea por una mejora de 10% a 20% en corriente. El cambio tuvo éxito porque entró en un flujo de silicio existente en vez de reemplazar la plataforma.
A model projects $320 per six-inchepi-wafer at 5,000 monthly wafers.The bottom-up national-laboratory projection applies to EFG-grown beta-Ga2O3epi-wafers at the stated volume.Sources: Heinselman, K. N., et al. (2022). Projected cost of gallium oxide wafers from edge-defined film-fed crystal growth. Crystal Growth & Design.
The modeled price is encouraging because it gives gallium oxide an economic target. It assumes 5,000 six-inch epi-wafers per month. It does not demonstrate market price, device yield or customer qualification.
Un modelo proyecta 320 dólares por obleade seis pulgadas a 5.000 mensuales.La proyección ascendente del laboratorio nacional se aplica a obleas epitaxialesbeta-Ga2O3 cultivadas por EFG al volumen indicado.Fuentes: Heinselman, K. N., et al. (2022). Projected cost of gallium oxide wafers from edge-defined film-fed crystal growth. Crystal Growth & Design.
El precio modelado es alentador porque da al óxido de galio un objetivo económico. Supone 5.000 obleas epitaxiales de seis pulgadas al mes. No demuestra precio de mercado, rendimiento de dispositivos ni cualificación.
The scoreboard is the qualified good dieModeled cost per good die by die area for a 300 mm N3 or N3E wafer; analyst estimates, not foundrydisclosures.Made for Freddy Vega, by HanademiSources: Silicon Analysts. (2026). TSMC 3nm cost guide; De Backer, K., et al. (2018). Taking the next leap forward insemiconductor yield improvement. McKinsey & Company; Automotive Electronics Council. (n.d.). AEC-Q100.Hanademi analysis: Qualification adds mission and package gates, the 3 nm model shows cost exploding with die size and yield, andindustry analysis separates line yield from die yield.UnitUSD per good die50 mm²$20100 mm²$42200 mm²$87400 mm²$235814 mm²$800
The modeled cost rises from $20 to $800 as die area grows and estimated yield falls. Qualification then adds mission, stress, packaging and customer gates. Hanademi analysis uses the qualified, packaged good die as the common economic unit.
El marcador es el chip bueno y cualificadoCoste modelado por chip bueno según área para una oblea N3 o N3E de 300 mm; estimaciones de analista,no de la fundición.Made for Freddy Vega, by HanademiFuentes: Silicon Analysts. (2026). TSMC 3nm cost guide; De Backer, K., et al. (2018). Taking the next leap forward insemiconductor yield improvement. McKinsey & Company; Automotive Electronics Council. (n.d.). AEC-Q100.Análisis de Hanademi: La cualificación añade misión y encapsulado, el modelo de 3 nm muestra el aumento del coste y el análisis separarendimiento de línea y de chip.UnidadUSD por chip bueno50 mm²$20100 mm²$42200 mm²$87400 mm²$235814 mm²$800
El coste modelado sube de 20 a 800 dólares a medida que crece el área y cae el rendimiento estimado. La cualificación añade misión, estrés, encapsulado y aprobación del cliente. El análisis de Hanademi usa el chip bueno, encapsulado y cualificado como unidad económica común.
Standalone WSe2 shows 10x the invertergainMaximum inverter gain in a hybrid MoS2-on-silicon demonstration and wafer-scale standalone WSe2arrays.Made for Freddy Vega, by HanademiSources: Monolithic 3D integration of back-end compatible 2D material FET on Si FinFET. (2023). npj 2D Materials and Applications;Monolithic integration of p- and n-type doped 2D WSe2 for wafer-scale complementary logic circuits. (2026). Nature Communications.Sources use different measurement bases; read the comparison directionally, not as one exact scale.UnitV/V gainMoS2 on silicon38Standalone WSe2396
The standalone WSe2 arrays reached 396 V/V versus about 38 V/V for the hybrid demonstration. That is a serious counterpoint to a hybrid-only future. Neither result establishes qualified 300 mm high-volume production.
WSe2 autónomo muestra 10 veces másganancia de inversorGanancia máxima de inversor en una demostración híbrida de MoS2 sobre silicio y matrices autónomas deWSe2 a escala de oblea.Made for Freddy Vega, by HanademiFuentes: Monolithic 3D integration of back-end compatible 2D material FET on Si FinFET. (2023). npj 2D Materials and Applications;Monolithic integration of p- and n-type doped 2D WSe2 for wafer-scale complementary logic circuits. (2026). Nature Communications.Las fuentes usan bases de medición distintas; lea la comparación como tendencia, no como una escala exacta.Unidadganancia V/VMoS2 sobre silicio38WSe2 autónomo396
Las matrices autónomas de WSe2 alcanzaron 396 V/V frente a unos 38 V/V en la demostración híbrida. Es un contrapunto serio a un futuro exclusivamente híbrido. Ninguno demuestra producción cualificada de gran volumen en 300 mm.
Through 2036, new materials are morelikely to ride on siliconDocumented hybrid integration periods and imec's projected commercial introduction of 2D silicon-channelreplacement.Made for Freddy Vega, by HanademiSources: Hybrid 2D-CMOS microchips for memristive applications. (2023). Nature; Monolithic 3D integration of back-end compatible 2D material FETon Si FinFET. (2023). npj 2D Materials and Applications; IEEE Spectrum. (2026, May 19). The next 15 years of Moore’s Law, according to imec.Hanademi analysis: Current hybrid demonstrations and a 300 mm TMD route arrive before the projected 2041 channel replacement, whilesilicon scaling remains active through 2035 and beyond.Unitcalendar year2008201520192023202620412008–2026III-V on SOI2008–2026Ge on SOI2022–2026Lithium niobate on SOI2015–2026Silicon nitride on SOI2022–2023hBN on CMOS2015–2026TMD on silicon2019InGaAs on silicon2023MoS2 on silicon FET20412D channel introduction
The evidence is full of new materials, but most are entering through silicon platforms. III-V, Ge, photonics, hBN and TMD functions appear as added layers or devices. Hanademi analysis favors an enhanced silicon system through 2036, while imec places main 2D channel replacement in 2041.
Hasta 2036, los materiales nuevosprobablemente viajarán sobre silicioPeriodos documentados de integración híbrida e introducción comercial proyectada por imec del reemplazo2D del canal de silicio.Made for Freddy Vega, by HanademiFuentes: Hybrid 2D-CMOS microchips for memristive applications. (2023). Nature; Monolithic 3D integration of back-end compatible 2D material FETon Si FinFET. (2023). npj 2D Materials and Applications; IEEE Spectrum. (2026, May 19). The next 15 years of Moore’s Law, according to imec.Análisis de Hanademi: Las demostraciones híbridas y la ruta TMD de 300 mm llegan antes del reemplazo proyectado para 2041, mientras elsilicio sigue escalando hasta 2035 y después.Unidadaño calendario2008201520192023202620412008–2026III-V sobre SOI2008–2026Ge sobre SOI2022–2026Niobato de litio sobre SOI2015–2026Nitruro de silicio sobre SOI2022–2023hBN sobre CMOS2015–2026TMD sobre silicio2019InGaAs sobre silicio2023MoS2 sobre FET de silicio2041Introducción del canal 2D
La evidencia está llena de materiales nuevos, pero la mayoría entra mediante plataformas de silicio. Las funciones III-V, Ge, fotónicas, hBN y TMD aparecen como capas o dispositivos añadidos. El análisis de Hanademi favorece un sistema de silicio mejorado hasta 2036, mientras imec sitúa el reemplazo principal del canal 2D en 2041.
Silicon's metal pitch keeps shrinkingthrough 2035ASML logic metal-pitch roadmap, nm. Future points are projections rather than product commitments.Made for Freddy Vega, by HanademiSources: ASML Holding N.V. (2024). Logic metal pitch roadmap.Unitnm metal pitch010202020202520292033The roadmap starts at 28 nm in2020.The projected target reaches 5 nmin 2035.
Post-silicon candidates are not competing against a frozen baseline. ASML's roadmap moves logic metal pitch from 28 nm in 2020 toward a projected 5 nm in 2035. Every alternative must improve while the qualified silicon system also improves.
El paso metálico del silicio siguereduciéndose hasta 2035Hoja de ruta de ASML para el paso metálico lógico, nm. Los puntos futuros son proyecciones, nocompromisos de producto.Made for Freddy Vega, by HanademiFuentes: ASML Holding N.V. (2024). Logic metal pitch roadmap.Unidadnm de paso metálico010202020202520292033La hoja de ruta comienza en 28nm en 2020.El objetivo proyectado llega a 5 nmen 2035.
Las alternativas pos-silicio no compiten contra una base congelada. La hoja de ruta de ASML lleva el paso metálico de 28 nm en 2020 hacia 5 nm proyectados en 2035. Cada alternativa debe mejorar mientras también mejora el sistema de silicio cualificado.
The projected path runs from A14 in 2028through A5 in 2035–2036 to A3 in 2038.The roadmap also places A10 in 2030–2031 and A7 with CFET around 2033. These areprojections that can move, and node labels denote generations rather than literal physicalsizes.Sources: LAVX News. (2026, June 30). Imec maps chip scaling to 0.3nm by 2038 as CFETs move into view.; IEEE Spectrum. (2026, May 19). Thenext 15 years of Moore’s Law, according to imec.Projected roadmap windows.
Imec's roadmap reaches A5 in 2035–2036 and A3 in 2038, while A7 with CFET is expected around 2033. The incumbent path therefore continues beyond the 2036 horizon.
La ruta proyectada va de A14 en 2028 a A5en 2035–2036 y A3 en 2038.La hoja de ruta también sitúa A10 en 2030–2031 y A7 con CFET alrededor de 2033. Sonproyecciones que pueden cambiar, y las etiquetas de nodo indican generaciones, notamaños físicos literales.Fuentes: LAVX News. (2026, June 30). Imec maps chip scaling to 0.3nm by 2038 as CFETs move into view.; IEEE Spectrum. (2026, May 19). The next15 years of Moore’s Law, according to imec.Ventanas proyectadas de la hoja de ruta.
La hoja de ruta de imec llega a A5 en 2035–2036 y A3 en 2038, mientras que A7 con CFET se espera alrededor de 2033. Por tanto, la ruta incumbente continúa después del horizonte de 2036.
TSMC revenue reached TWD 2.89 trillionAnnual TSMC revenue, 2015 to 2024, TWD.Made for Freddy Vega, by HanademiSources: U.S. Securities and Exchange Commission. (n.d.). Taiwan Semiconductor Manufacturing Company Limited Revenue [XBRL]. SEC EDGAR.UnitTWD01T2T3T201520172019202120232024 revenue reaches TWD2.89 trillion.
The incumbent is not just a technical standard. TSMC reported TWD 2.89 trillion in 2024 revenue after a decade-long expansion. A replacement must compete with the learning, customers and capital embedded in that manufacturing base.
Los ingresos de TSMC llegaron a 2,89billones de TWDIngresos anuales de TSMC, de 2015 a 2024, TWD.Made for Freddy Vega, by HanademiFuentes: U.S. Securities and Exchange Commission. (n.d.). Taiwan Semiconductor Manufacturing Company Limited Revenue [XBRL]. SEC EDGAR.UnidadTWD01 B2 B3 B20152017201920212023Los ingresos de 2024 llegan a2,89 billones de TWD.
El incumbente no es solo un estándar técnico. TSMC registró 2,89 billones de TWD en ingresos de 2024 tras una década de expansión. Un reemplazo debe competir con el aprendizaje, los clientes y el capital de esa base fabril.
Intel revenue fell after its 2021 peakAnnual Intel revenue from customer contracts, excluding assessed tax, 2016 to 2025, USD.Made for Freddy Vega, by HanademiSources: U.S. Securities and Exchange Commission. (n.d.). INTEL CORP RevenueFromContractWithCustomerExcludingAssessedTax [XBRL]. SECEDGAR.UnitUSD$50B$60B$70B$80B20162018202020222024Revenue peaks at $79.0 billion in2021.2025 revenue is $52.9 billion.$59.4B
Intel's revenue peaked at $79.0 billion in 2021 and reached $52.9 billion in 2025. That does not decide the technology race, but it shows the financial pressure surrounding expensive manufacturing transitions. Qualification must fit a business as well as a process flow.
Los ingresos de Intel cayeron tras el picode 2021Ingresos anuales de Intel por contratos con clientes, sin impuestos evaluados, de 2016 a 2025, USD.Made for Freddy Vega, by HanademiFuentes: U.S. Securities and Exchange Commission. (n.d.). INTEL CORP RevenueFromContractWithCustomerExcludingAssessedTax [XBRL]. SECEDGAR.UnidadUSD$50 mil M$60 mil M$70 mil M$80 mil M20162018202020222024Los ingresos llegan a un pico de79.000 millones USD en 2021.Los ingresos de 2025 son 52.900millones USD.$59,4 mil M
Los ingresos de Intel alcanzaron 79.000 millones USD en 2021 y llegaron a 52.900 millones en 2025. Eso no decide la carrera tecnológica, pero muestra la presión financiera que rodea transiciones fabriles costosas. La cualificación debe encajar tanto en el negocio como en el proceso.
ASML revenue reached €32.7 billionAnnual ASML revenue from customer contracts, excluding assessed tax, 2016 to 2025, EUR.Made for Freddy Vega, by HanademiSources: U.S. Securities and Exchange Commission. (n.d.). ASML HOLDING NV RevenueFromContractWithCustomerExcludingAssessedTax [XBRL].SEC EDGAR.UnitEUREUR0EUR10BEUR20BEUR30B201620182020202220242025 revenue reaches €32.7billion.
ASML revenue rose to €32.7 billion in 2025. This is the scale of the equipment ecosystem behind continued silicon scaling and controlled High-NA insertion. New materials gain credibility when they can use, extend or justify changes to that installed system.
Los ingresos de ASML llegaron a 32.700millones de eurosIngresos anuales de ASML por contratos con clientes, sin impuestos evaluados, de 2016 a 2025, EUR.Made for Freddy Vega, by HanademiFuentes: U.S. Securities and Exchange Commission. (n.d.). ASML HOLDING NV RevenueFromContractWithCustomerExcludingAssessedTax [XBRL].SEC EDGAR.UnidadEUREUR0EUR10 mil MEUR20 mil MEUR30 mil M20162018202020222024Los ingresos de 2025 llegan a32.700 millones EUR.
Los ingresos de ASML subieron a 32.700 millones de euros en 2025. Esta es la escala del ecosistema de equipos detrás del escalado del silicio y la inserción controlada de High-NA. Los materiales nuevos ganan credibilidad cuando pueden usar, ampliar o justificar cambios en ese sistema.
Applied Materials revenue reached $28.4billionAnnual Applied Materials revenue from customer contracts, excluding assessed tax, 2018 to 2025, USD.Made for Freddy Vega, by HanademiSources: U.S. Securities and Exchange Commission. (n.d.). APPLIED MATERIALS INC /DERevenueFromContractWithCustomerExcludingAssessedTax [XBRL]. SEC EDGAR.UnitUSD$0$10B$20B2018202020222024Revenue falls to $14.6 billion in2019.2025 revenue reaches $28.4billion.$16.7B
Applied Materials revenue reached $28.4 billion in 2025 after rising from its 2019 low. The relevance is not the corporate ranking. It is the industrial scale required to turn deposition, inspection and process control into repeatable production.
Los ingresos de Applied Materials llegarona 28.400 millones USDIngresos anuales de Applied Materials por contratos con clientes, sin impuestos evaluados, de 2018 a2025, USD.Made for Freddy Vega, by HanademiFuentes: U.S. Securities and Exchange Commission. (n.d.). APPLIED MATERIALS INC /DERevenueFromContractWithCustomerExcludingAssessedTax [XBRL]. SEC EDGAR.UnidadUSD$0$10 mil M$20 mil M2018202020222024Los ingresos caen a 14.600millones USD en 2019.Los ingresos de 2025 llegan a28.400 millones USD.$16,7 mil M
Los ingresos de Applied Materials llegaron a 28.400 millones USD en 2025 tras subir desde el mínimo de 2019. Lo relevante no es la clasificación corporativa. Es la escala industrial necesaria para convertir deposición, inspección y control de procesos en producción repetible.
What no source could see aloneMade for Freddy Vega, by HanademiSources: Canto, B., et al. (2025). Multi-project wafer runs for electronic graphene devices in the European 2D-Experimental Pilot Line project. Nature Communications.; Hybrid 2D-CMOS microchips formemristive applications. (2023). Nature.; Semiconductor300 manufacturing report. (2003). IEEE Advanced Semiconductor Manufacturing Conference.; EE Times. (2001, October 29). Samsung beginsvolume production in 300mm wafer fab.; Automotive Electronics Council. (n.d.). AEC-Q100: Failure mechanism based stress test qualification for integrated circuits in automotive applications.The evidence forms a steep funnel: spectacular device records can persist for decades before reaching controlledvariation, formal qualification and commercial production.Through 2036, the evidence favors alternatives entering as channels, upper tiers, memories, photonic layers andspecialty devices while silicon’s own roadmap continues underneath.2D electronics has crossed from isolated devices into wafer-scale and 300 mm pilot work, but the corpus still stopsshort of qualified high-volume production.GaN shows a plausible commercialization sequence: qualify a specialty power platform first, then use 300 mmeconomics to pursue broader cost parity and scale.The economically meaningful unit is not mobility, wafer price or raw wafer yield alone; it is the qualified, packaged gooddie after every loss and test.
The value of the research is not only what each source knew, but what became visible when their evidence was combined.
Sources
Lo que ninguna fuente podía ver por solaMade for Freddy Vega, by HanademiFuentes: Canto, B., et al. (2025). Multi-project wafer runs for electronic graphene devices in the European 2D-Experimental Pilot Line project. Nature Communications.; Hybrid 2D-CMOS microchips formemristive applications. (2023). Nature.; Semiconductor300 manufacturing report. (2003). IEEE Advanced Semiconductor Manufacturing Conference.; EE Times. (2001, October 29). Samsung beginsvolume production in 300mm wafer fab.; Automotive Electronics Council. (n.d.). AEC-Q100: Failure mechanism based stress test qualification for integrated circuits in automotive applications.La evidencia forma un embudo pronunciado: los récords de dispositivo pueden durar décadas antes de lograr variacióncontrolada, cualificación formal y producción comercial.Hasta 2036, la evidencia favorece alternativas como canales, capas superiores, memorias, fotónica y dispositivosespecializados mientras continúa la hoja de ruta del silicio.La electrónica 2D pasó de dispositivos aislados a obleas y pilotos de 300 mm, pero el corpus aún no llega a produccióncualificada de gran volumen.GaN muestra una secuencia plausible: cualificar primero una plataforma de potencia especializada y después usar laeconomía de 300 mm para ampliar escala y paridad.La unidad económica relevante no es solo movilidad, precio de oblea o rendimiento bruto; es el chip bueno, encapsuladoy cualificado tras todas las pérdidas y pruebas.
El valor de la investigación no está solo en cada fuente, sino en lo que apareció al combinar sus evidencias.
Fuentes

The research behind this deck

A record device means little until the factory controls the distribution. The real question is where a record sits in the manufacturing funnel.

Key findings

The argument

This research is published in English and Spanish. Ver en español

La investigación detrás de esta presentación

Un dispositivo récord significa poco hasta que la fábrica controle la distribución. La pregunta real es dónde está el récord dentro del embudo fabril.

Hallazgos clave

El argumento

Esta investigación se publica en inglés y español. Read in English