Hanademi

The factory still belongs to siliconLa fábrica aún pertenece al silicio

22 slides · 15 min · 2026-07-21 language
ENES
theme
LightDark
view
DeckTableTalk
brand
HanademiPlatzi
The factory still belongs tosiliconMade for Freddy Vega, by Hanademi
  1. A mobility record is not a factory promise when related devices spread this far.
  2. MoS₂ reached 99% yield on 4-inch films and 95% across about 1,200 arrays.
  3. A 300 mm flow brought both 2D transistor polarities to a 50 nm pitch.
La fábrica aún pertenece alsilicioMade for Freddy Vega, by Hanademi
  1. Un récord de movilidad no promete una fábrica cuando dispositivos relacionados se dispersan así.
  2. El MoS₂ alcanzó 99% de rendimiento en películas de 4 pulgadas y 95% en unas 1.200 matrices.
  3. Un flujo de 300 mm llevó ambas polaridades de transistor 2D a un paso de 50 nm.
MoS₂ mobility swings from 19.6 to 62.7Electron mobility across 8 nominally related MoS₂ devices, measured in cm²/(V s).Made for Freddy Vega, by HanademiSources: Nanoscale. (2015). Electronic supplementary material: MoS₂ device mobility distribution.Unitcm²/(V s)62.7130805 03 V61.2130807 26 II52.8130808 28 VI43.5130807 21 III36.9130819 31 II35.4130807 20 I32.1130819 31 II19.6130818 17 I
Start with the uncomfortable part of the record. Eight nominally related MoS₂ devices do not cluster around one clean number. They range from 19.6 to 62.7 cm²/(V s), so the factory question begins with variation, not the peak.
La movilidad del MoS₂ varía de 19,6 a62,7Movilidad electrónica en 8 dispositivos de MoS₂ nominalmente relacionados, medida en cm²/(V s).Made for Freddy Vega, by HanademiFuentes: Nanoscale. (2015). Electronic supplementary material: MoS₂ device mobility distribution.Unidadcm²/(V s)62,7130805 03 V61,2130807 26 II52,8130808 28 VI43,5130807 21 III36,9130819 31 II35,4130807 20 I32,1130819 31 II19,6130818 17 I
Empecemos por la parte incómoda del récord. Ocho dispositivos de MoS₂ nominalmente relacionados no se agrupan alrededor de una cifra limpia. Van de 19,6 a 62,7 cm²/(V s), así que la pregunta fabril empieza con la variación, no con el máximo.
MoS₂ yield holds above 95% across twowafer testsReported device yield in two MoS₂ fabrication studies using 4-inch and 2-inch substrates.Made for Freddy Vega, by HanademiSources: Kang, K., et al. (2015). High-mobility three-atom-thick semiconducting films with wafer-scale homogeneity. Nature.; Kim, Y., etal. (2017). Wafer-scale integration of highly uniform and scalable MoS₂ transistors. ACS Applied Materials & Interfaces.Sources use different measurement bases; read the comparison directionally, not as one exact scale.UnitDevice yield99%4-inch monolayer film95%2-inch transistor arrays
This is the stronger side of the evidence. MoS₂ has produced high-yield populations, not just one impressive device. The 4-inch study paired 99% yield with 30 cm²/(V s) room-temperature mobility, while the 2-inch process reached 95% across about 1,200 arrays.
El rendimiento del MoS₂ supera 95% en dospruebas de obleaRendimiento de dispositivos informado en dos estudios de fabricación de MoS₂ con sustratos de 4 y 2pulgadas.Made for Freddy Vega, by HanademiFuentes: Kang, K., et al. (2015). High-mobility three-atom-thick semiconducting films with wafer-scale homogeneity. Nature.; Kim,Y., et al. (2017). Wafer-scale integration of highly uniform and scalable MoS₂ transistors. ACS Applied Materials & Interfaces.Las fuentes usan bases de medición distintas; lea la comparación como tendencia, no como una escala exacta.UnidadRendimiento de dispositivos99 %Película monocapa de 4 pulgadas95 %Matrices de transistores de 2 pulgadas
Este es el lado más fuerte de la evidencia. El MoS₂ produjo poblaciones de alto rendimiento, no solo un dispositivo impresionante. El estudio de 4 pulgadas combinó 99% de rendimiento con 30 cm²/(V s) de movilidad a temperatura ambiente, mientras el proceso de 2 pulgadas alcanzó 95% en unas 1.200 matrices.
MoS₂ switches in 76 ns, but endurancebarely clears 2,000 cycles.The demonstration did not disclose a production wafer population, repeat-lot yield, orqualification protocol.Sources: Nature Communications. (2026). Sub-femtosecond figure-of-merit millimeter-wave switches via solution-processed MoS₂ for 6Gradio-frequency front-ends.
Speed is only half the production question. The solution-processed MoS₂ switch reached 76 ns, but endurance was only above 2,000 cycles. The result is a sharp reminder that a fast device can still be an unfinished product.
El MoS₂ conmuta en 76 ns, pero suresistencia apenas supera 2.000 ciclos.La demostración no divulgó una población de obleas de producción, rendimiento entrelotes ni protocolo de calificación.Fuentes: Nature Communications. (2026). Sub-femtosecond figure-of-merit millimeter-wave switches via solution-processed MoS₂ for 6Gradio-frequency front-ends.
La velocidad es solo la mitad de la pregunta productiva. El interruptor de MoS₂ procesado en solución alcanzó 76 ns, pero su resistencia apenas superó 2.000 ciclos. El resultado recuerda que un dispositivo rápido aún puede ser un producto sin terminar.
Ga₂O₃ uniformity reached 5% and 7%tolerancesThickness and donor-concentration tolerances reported for a 100 mm β-Ga₂O₃ epitaxial wafer.Made for Freddy Vega, by HanademiSources: Lin, C.-H., et al. (2023). Uniformity improvement of thickness and net donor concentration in halide vapor phase epitaxial β-Ga₂O₃wafers. Japanese Journal of Applied Physics.UnitToleranceThickness5%Donor concentration7%1.4x
Factory progress often looks less glamorous than a mobility record. A 100 mm gallium-oxide wafer held thickness within 5% and donor concentration within 7%. That is process control, not a champion-device headline.
La uniformidad del Ga₂O₃ alcanzótolerancias de 5% y 7%Tolerancias de espesor y concentración de donantes informadas para una oblea epitaxial β-Ga₂O₃ de 100mm.Made for Freddy Vega, by HanademiFuentes: Lin, C.-H., et al. (2023). Uniformity improvement of thickness and net donor concentration in halide vapor phase epitaxial β-Ga₂O₃wafers. Japanese Journal of Applied Physics.UnidadToleranciaEspesor5 %Concentración de donantes7 %1,4x
El progreso fabril suele parecer menos glamuroso que un récord de movilidad. Una oblea de óxido de galio de 100 mm mantuvo el espesor dentro de 5% y los donantes dentro de 7%. Eso es control del proceso, no un titular sobre un dispositivo máximo.
A 200 mm GaN stack cutthreading-dislocation density about 5 times.The reduction concerns defect density in thick GaN buffers, not finished-device yield.Sources: Banerjee, S., et al. (2026). Overview of defect characterization on GaN stacks for vertical device fabrication on 200 mm engineered QSTsubstrates. Journal of Physics D.
Defect control is often the quiet work that makes a material usable. In 200 mm GaN stacks, epitaxial lateral overgrowth buffers reduced threading-dislocation density by about 5 times across multiple inspection methods. That is the kind of progress a factory can build on.
Una estructura GaN de 200 mm redujo unas5 veces la densidad de dislocaciones.La reducción corresponde a la densidad de defectos en búferes gruesos de GaN, no alrendimiento de dispositivos terminados.Fuentes: Banerjee, S., et al. (2026). Overview of defect characterization on GaN stacks for vertical device fabrication on 200 mm engineered QSTsubstrates. Journal of Physics D.
El control de defectos suele ser el trabajo silencioso que vuelve utilizable un material. En estructuras GaN de 200 mm, los búferes de crecimiento lateral epitaxial redujeron unas 5 veces la densidad de dislocaciones según varios métodos de inspección. Ese es el tipo de progreso sobre el que una fábrica puede construir.
Across 16 similar silicon plants,productivity still varied 3 to 5 times.The benchmark covers plant productivity rather than a single material property. Itshows why repeatability is a manufacturing capability, not just a laboratorymeasurement.Sources: Leachman, R. C., & Hodges, D. A. (1996). Benchmarking semiconductor manufacturing. IEEE Transactions on Semiconductor Manufacturing,9(2).
The incumbent is not magically uniform either. Across 16 silicon plants using broadly similar equipment and processes, important productivity measures still varied by factors of 3 to 5. Factory execution can create large gaps even before a new material enters the line.
Entre 16 fábricas de silicio similares, laproductividad aún varió de 3 a 5 veces.El estudio compara productividad de plantas, no una sola propiedad material. Muestrapor qué la repetibilidad es una capacidad fabril y no solo una medición de laboratorio.Fuentes: Leachman, R. C., & Hodges, D. A. (1996). Benchmarking semiconductor manufacturing. IEEE Transactions on Semiconductor Manufacturing,9(2).
El incumbente tampoco es mágicamente uniforme. Entre 16 fábricas de silicio con equipos y procesos ampliamente similares, medidas importantes de productividad aún variaron entre 3 y 5 veces. La ejecución fabril puede crear grandes brechas incluso antes de que un material nuevo entre en la línea.
The factory floor turns claims into processCleanroom workers operate equipment along a semiconductor fabrication line.Sources: Advances in 2D-material based device technology | imec. imec-int.com.
The factory question is about controlled execution, not only a record device.
La fábrica convierte las promesas en procesosTrabajadores con ropa de sala limpia operan equipos en una línea de fabricación desemiconductores.Fuentes: Advances in 2D-material based device technology | imec. imec-int.com.
La cuestión fabril es la ejecución controlada, no solo un dispositivo récord.
A 300 mm flow brought both 2D transistorpolarities to a 50 nm pitch.The demonstration was not disclosed as qualified volume production.Sources: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration.
The integration milestone is concrete. Imec, ASML and TSMC demonstrated both 2D nFETs and pFETs at a 50 nm pitch in a scalable, back-end-compatible 300 mm flow. That puts the work inside a manufacturing conversation, even before qualification is proven.
Un flujo de 300 mm llevó ambaspolaridades de transistor 2D a unpaso de 50 nm.La demostración no fue divulgada como producción de volumen calificada.Fuentes: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration.
El hito de integración es concreto. Imec, ASML y TSMC demostraron nFET y pFET 2D con un paso de 50 nm en un flujo escalable y compatible con la etapa posterior de 300 mm. Eso coloca el trabajo dentro de una conversación fabril, aunque aún no se haya probado la calificación.
The 300 mm 2D flow reached 94%switching yield at a 50 nm pitch.The 94% figure comes from secondary reporting. The denominator, wafer map,parametric limits, repeat lots, and customer qualification were not disclosed.Sources: Ricci, S. (2026, June 19). Imec, ASML and TSMC print 2D transistors at 50nm pitch. LavX News.
The secondary report gives the demonstration a useful factory metric. It says 94% of integrated transistors switched as intended. That is encouraging, but it is not the same as a disclosed wafer map, repeat-lot yield, or customer qualification.
El flujo 2D de 300 mm alcanzó 94% derendimiento de conmutación con pasode 50 nm.La cifra de 94% proviene de información secundaria. No se divulgaron el denominador, elmapa de oblea, los límites paramétricos, los lotes repetidos ni la calificación del cliente.Fuentes: Ricci, S. (2026, June 19). Imec, ASML and TSMC print 2D transistors at 50nm pitch. LavX News.
El informe secundario aporta una métrica fabril útil a la demostración. Indica que 94% de los transistores integrados conmutaron correctamente. Es alentador, pero no equivale a un mapa de oblea, rendimiento entre lotes ni calificación del cliente divulgados.
The 2D transistor is integrated at 300 mmThe micrograph accompanies imec, ASML and TSMC's 300 mm 2D transistor integrationdemonstration.Sources: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration.
This is what the 300 mm claim looks like at device level. The integration is tangible and back-end compatible. But a visible transistor cross-section cannot answer the harder questions about repeated lots, stable yield, or customer qualification.
El transistor 2D está integrado en 300 mmLa micrografía acompaña la demostración de integración de transistores 2D en 300 mm de imec,ASML y TSMC.Fuentes: imec. (2026, June 15). ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration.
Así se ve la afirmación de 300 mm a nivel de dispositivo. La integración es tangible y compatible con la etapa posterior. Pero una sección transversal visible no responde las preguntas difíciles sobre lotes repetidos, rendimiento estable o calificación del cliente.
The same 300 mm label covers an offer,samples, one wafer, a pilot flow, and atransistor demo.The comparison spans different markets and readiness claims. Tower's standardsilicon-photonics offering is not directly equivalent to a new transistor-channel process.Sources: Wolfspeed. (2026, January 13). Wolfspeed achieves 300mm silicon carbide technology breakthrough.; Infineon Technologies. (2025, July 2). Infineon advances on 300-millimeter GaN manufacturingroadmap.; Schram, T., et al. (2026). Integration and electrical evaluation of WS₂ and MoS₂ FETs in a 300 mm pilot line. Discover Electronics, 3, 15.; imec. (2026, June 15). ASML, TSMC and imec bring…Hanademi analysis: Each source uses the same wafer diameter but documents a different readiness stage, so wafer size alone cannot establish qualifiedproduction. · The table preserves each disclosure as its own evidence pair.
This is the trap in the wafer-size headline. A 300 mm standard silicon-photonics offer is not the same as planned GaN samples. One SiC wafer, a pilot research flow, and a 2D transistor demonstration are different readiness stages too. The diameter matters, but qualification status matters more.
La misma etiqueta de 300 mm cubre unaoferta, muestras, una oblea, un flujo piloto yuna demostración de transistores.La comparación abarca mercados y afirmaciones de preparación distintos. La ofertaestándar de fotónica de silicio de Tower no equivale directamente a un nuevo proceso decanal transistor.Fuentes: Wolfspeed. (2026, January 13). Wolfspeed achieves 300mm silicon carbide technology breakthrough.; Infineon Technologies. (2025, July 2). Infineon advances on 300-millimeter GaN manufacturingroadmap.; Schram, T., et al. (2026). Integration and electrical evaluation of WS₂ and MoS₂ FETs in a 300 mm pilot line. Discover Electronics, 3, 15.; imec. (2026, June 15). ASML, TSMC and imec bring…Análisis de Hanademi: Cada fuente usa el mismo diámetro de oblea pero documenta una etapa distinta, por lo que el tamaño no prueba producción calificada. · Latabla conserva cada divulgación como un par de evidencia propio.
Esta es la trampa del titular sobre el tamaño de la oblea. Una oferta estándar de fotónica de silicio en 300 mm no equivale a muestras GaN previstas. Una oblea de SiC, un flujo piloto de investigación y una demostración de transistores 2D también son etapas distintas. El diámetro importa, pero el estado de calificación importa más.
One 300 mm SiC wafer is still a milestoneThe wafer arrangement accompanies Wolfspeed's 300 mm single-crystal SiC technology milestone.Sources: Wolfspeed. (2026, January 13). Wolfspeed achieves 300mm silicon carbide technology breakthrough.
Wolfspeed's announcement is an important manufacturing milestone. It proves that a 300 mm single-crystal SiC wafer can be produced. It does not disclose repeat-lot yield, device qualification, customer approval, or volume production.
Una oblea de SiC de 300 mm aún es un hitoLa disposición de obleas acompaña el hito tecnológico de Wolfspeed con una oblea monocristalina deSiC de 300 mm.Fuentes: Wolfspeed. (2026, January 13). Wolfspeed achieves 300mm silicon carbide technology breakthrough.
El anuncio de Wolfspeed es un hito fabril importante. Prueba que se puede producir una oblea monocristalina de SiC de 300 mm. No divulga rendimiento entre lotes, calificación de dispositivos, aprobación de clientes ni producción de volumen.
Perovskite reached 26.40% efficiency whileinline control reduced device scatter.The efficiency value is a champion laboratory result. Manufacturing relevance comesseparately from reduced scatter, inline readout, and mini-module validation.Sources: Nature Communications. (2026). Coherent transformation of metal halide perovskites.
The 26.40% figure is the kind of number that wins attention. The factory-relevant part is different: an inline optical metric reduced device scatter and transferred to slot-die-coated mini-modules. The record and the process-control evidence should not be confused.
La perovskita alcanzó 26,40% deeficiencia mientras el control en línearedujo la dispersión.La eficiencia es un resultado máximo de laboratorio. La relevancia fabril proviene porseparado de la menor dispersión, la lectura en línea y la validación en minimódulos.Fuentes: Nature Communications. (2026). Coherent transformation of metal halide perovskites.
La cifra de 26,40% es el tipo de número que atrae atención. La parte relevante para la fábrica es distinta: una métrica óptica en línea redujo la dispersión y se trasladó a minimódulos recubiertos por ranura. El récord y la evidencia de control del proceso no deben confundirse.
Beyond-silicon circuits work before factoryqualificationDated demonstrations show architectural progress across carbon nanotube, MoTe₂, and WSe₂ circuits.Made for Freddy Vega, by HanademiSources: Hills, G., et al. (2019). Modern microprocessor built from complementary carbon nanotube transistors. Nature.; Hu, Y., et al. (2025). First demonstration of monolithicCMOS based on 4-inch three-layer MoTe₂. Materials Science and Engineering: R: Reports.; Nature Communications. (2026). Monolithic integration of p- and n-type doped 2D…Hanademi analysis: CNT processors, wafer-scale WSe₂ circuits and monolithic MoTe₂ CMOS prove architectural possibility whileleaving production qualification, economics and supply unproven. · Rows are dated demonstrations, not a common performance ranking.UnitResearch demonstration2019202520262019CNT RISC-V processor2025MoTe₂ monolithic CMOS2026WSe₂ CMOS arrays
The counterevidence is real. Carbon nanotubes produced a 14,000-transistor RISC-V processor. WSe₂ produced wafer-scale CMOS arrays, and MoTe₂ demonstrated monolithic CMOS on a 4-inch platform. These achievements prove that alternatives can work as circuits, not that they can compete as factories.
Los circuitos postsilicio funcionan antes dela calificación fabrilDemostraciones fechadas muestran progreso arquitectónico en circuitos de nanotubos de carbono, MoTe₂ yWSe₂.Made for Freddy Vega, by HanademiFuentes: Hills, G., et al. (2019). Modern microprocessor built from complementary carbon nanotube transistors. Nature.; Hu, Y., et al. (2025). First demonstration ofmonolithic CMOS based on 4-inch three-layer MoTe₂. Materials Science and Engineering: R: Reports.; Nature Communications. (2026). Monolithic integration of p-…Análisis de Hanademi: Procesadores CNT, circuitos WSe₂ y CMOS MoTe₂ prueban posibilidad arquitectónica, pero no calificaciónproductiva, economía ni suministro. · Las filas son demostraciones fechadas, no una clasificación de rendimiento común.UnidadDemostración de investigación2019202520262019Procesador RISC-V CNT2025CMOS monolítico MoTe₂2026Matrices CMOS de WSe₂
La contraevidencia es real. Los nanotubos de carbono produjeron un procesador RISC-V de 14.000 transistores. WSe₂ produjo matrices CMOS a escala de oblea y MoTe₂ demostró CMOS monolítico en una plataforma de 4 pulgadas. Estos logros prueban que las alternativas pueden funcionar como circuitos, no que puedan competir como fábricas.
Sequential 3D integration must stay below525 °C above completed silicon devices.The limit applies after lower-layer silicon devices already exist. It is an integrationconstraint, not a standalone material-performance record.Sources: imec. (2018, July 9). Imec and Soitec demonstrate sequential 3D planar device achieving high reliability at low temperature.
This is why integration may beat replacement. A new layer has to respect the devices already underneath it. Sequential 3D processing must stay below 525 °C, turning thermal compatibility into a hard entry condition for post-silicon materials.
La integración 3D secuencial debemantenerse bajo 525 °C sobre dispositivosde silicio terminados.El límite se aplica cuando ya existen dispositivos de silicio en la capa inferior. Es unarestricción de integración, no un récord aislado de rendimiento material.Fuentes: imec. (2018, July 9). Imec and Soitec demonstrate sequential 3D planar device achieving high reliability at low temperature.
Por eso la integración puede ganar al reemplazo. Una capa nueva debe respetar los dispositivos que ya están debajo. El procesamiento 3D secuencial debe mantenerse bajo 525 °C, convirtiendo la compatibilidad térmica en una condición de entrada para los materiales postsilicio.
A layered interface appears in grayscaleA grayscale electron micrograph shows a thin layered material interface.Sources: Integration of barium titanate on silicon photonics | imec. imec-int.com.
The layer strategy depends on controlling interfaces rather than replacing the silicon stack.
Una interfaz estratificada aparece enescala de grisesUna micrografía electrónica en escala de grises muestra una interfaz delgada entre capas dematerial.Fuentes: Integration of barium titanate on silicon photonics | imec. imec-int.com.
La estrategia de capas depende de controlar las interfaces, no de reemplazar la estructura de silicio.
The silicon roadmap places 2D transition in2041Imec roadmap milestones preserve silicon CMOS states through 2033 and place a possible 2D transition in2041.Made for Freddy Vega, by HanademiSources: IEEE Spectrum. (2026). The next 15 years of Moore's Law, according to imec.The roadmap states are projections and do not guarantee commercial timing.UnitRoadmap milestone202520262027202820292030203320412025N2 silicon2026A16 family2027A16 and SF2P+2028A14 and SF2X2029A12 and A132030SF1.4+2033Silicon CFET2041Possible 2D transition
The horizon matters. Imec's roadmap carries silicon CMOS through silicon CFET in 2033 and places a possible 2D transition in 2041. That does not rule out alternatives. It says their most credible path before 2036 is to enter the silicon stack, not replace it wholesale.
La hoja de ruta del silicio sitúa la transición2D en 2041Los hitos de la hoja de ruta de imec mantienen estados de CMOS de silicio hasta 2033 y sitúan una posibletransición 2D en 2041.Made for Freddy Vega, by HanademiFuentes: IEEE Spectrum. (2026). The next 15 years of Moore's Law, according to imec.Los estados de la hoja de ruta son proyecciones y no garantizan el calendario comercial.UnidadHito de hoja de ruta202520262027202820292030203320412025Silicio N22026Familia A162027A16 y SF2P+2028A14 y SF2X2029A12 y A132030SF1.4+2033CFET de silicio2041Posible transición 2D
El horizonte importa. La hoja de ruta de imec lleva el CMOS de silicio hasta los CFET de silicio en 2033 y sitúa una posible transición 2D en 2041. Eso no descarta las alternativas. Dice que su ruta más creíble antes de 2036 es entrar en la pila de silicio, no reemplazarla por completo.
Tower's silicon photonics spans 200 mmand 300 mmWafer diameters for Tower's existing high-volume platform and newer standard silicon-photonics offering.Made for Freddy Vega, by HanademiSources: Tower Semiconductor. (2024, November 26). Tower Semiconductor releases 300mm silicon photonics process as astandard foundry offering.UnitWafer diameterStandard SiPh offering300Existing high-volume platform2001.5x
Not every alternative needs to replace silicon logic to matter. Tower released a standard 300 mm silicon-photonics process while keeping its existing 200 mm platform in high-volume production. That is what an added function inside the silicon manufacturing system looks like.
La fotónica de silicio de Tower abarca 200mm y 300 mmDiámetros de oblea de la plataforma existente de alto volumen de Tower y de su nueva oferta estándar defotónica de silicio.Made for Freddy Vega, by HanademiFuentes: Tower Semiconductor. (2024, November 26). Tower Semiconductor releases 300mm silicon photonics process as astandard foundry offering.UnidadDiámetro de obleaOferta estándar de SiPh300Plataforma existente de alto volumen2001,5x
No toda alternativa debe reemplazar la lógica de silicio para ser importante. Tower lanzó un proceso estándar de fotónica de silicio en 300 mm mientras mantenía su plataforma existente de 200 mm en producción de alto volumen. Así se ve una función añadida dentro del sistema fabril de silicio.
TSMC's 300 mm shipments rose to 15.0millionTSMC-reported 300 mm-equivalent wafer shipments, 2023 to 2025, in millions.Made for Freddy Vega, by HanademiSources: Taiwan Semiconductor Manufacturing Company. (2026). 2025 annual report.; Taiwan Semiconductor Manufacturing Company. (2026, January15). Fourth quarter 2025 earnings release.; Taiwan Semiconductor Manufacturing Company. (2026, July 16). Second quarter 2026 earnings release.Hanademi analysis: Rising shipment scale, enormous current investment and a new high-volume silicon node togetherraise the economic and qualification hurdle for wholesale replacement.UnitMillion 300 mm-equivalent wafers12131415202320242025Shipments began at 12.0 million in2023.Shipments reached 15.0 million in2025.
Alternatives are not chasing a frozen incumbent. TSMC's 300 mm-equivalent shipments rose from 12.0 million in 2023 to 15.0 million in 2025. Separately, TSMC disclosed a 2026 capital budget of US$52 billion to US$56 billion. The company also reported high-volume N2 production, showing that the silicon platform is still investing and improving.
Los envíos de 300 mm de TSMC subieron a15,0 millonesEnvíos de obleas equivalentes a 300 mm informados por TSMC, de 2023 a 2025, en millones.Made for Freddy Vega, by HanademiFuentes: Taiwan Semiconductor Manufacturing Company. (2026). 2025 annual report.; Taiwan Semiconductor Manufacturing Company. (2026, January15). Fourth quarter 2025 earnings release.; Taiwan Semiconductor Manufacturing Company. (2026, July 16). Second quarter 2026 earnings release.Análisis de Hanademi: El aumento de envíos, la enorme inversión y un nuevo nodo de silicio en alto volumen elevanjuntos la barrera económica y de calificación.UnidadMillones de obleas equivalentes a 300 mm12131415202320242025Los envíos comenzaron en 12,0millones en 2023.Los envíos alcanzaron 15,0millones en 2025.
Las alternativas no persiguen a un incumbente inmóvil. Los envíos equivalentes a 300 mm de TSMC subieron de 12,0 millones en 2023 a 15,0 millones en 2025. Por separado, TSMC divulgó un presupuesto de capital para 2026 de US$52.000 millones a US$56.000 millones. La empresa también informó producción de alto volumen de N2, mostrando que la plataforma de silicio aún invierte y mejora.
TSMC's silicon N2 process enteredhigh-volume production in late 2025.TSMC later reported that N2 represented 3% of second-quarter 2026 wafer revenue. Thesupplied claim does not establish a comparable revenue figure for any alternative.Sources: Taiwan Semiconductor Manufacturing Company. (2026). 2025 annual report.; Taiwan Semiconductor Manufacturing Company. (2026, July16). Second quarter 2026 earnings release.
The incumbent's advantage is not only size. TSMC reported that its silicon N2 process entered high-volume manufacturing in late 2025 with good yield. A new material has to clear its own qualification hurdles while silicon keeps converting process advances into revenue.
El proceso N2 de silicio de TSMCentró en producción de alto volumen afinales de 2025.Más tarde, TSMC informó que N2 representó 3% de los ingresos por obleas del segundotrimestre de 2026. La afirmación suministrada no establece una cifra de ingresoscomparable para ninguna alternativa.Fuentes: Taiwan Semiconductor Manufacturing Company. (2026). 2025 annual report.; Taiwan Semiconductor Manufacturing Company. (2026, July 16).Second quarter 2026 earnings release.
La ventaja del incumbente no es solo su tamaño. TSMC informó que su proceso N2 de silicio entró en fabricación de alto volumen a finales de 2025 con buen rendimiento. Un material nuevo debe superar sus propias barreras de calificación mientras el silicio convierte los avances del proceso en ingresos.
TSMC planned US$52 billion to US$56billion in capital spending for 2026.This is a projected capital budget, not realized spending.Sources: Taiwan Semiconductor Manufacturing Company. (2026, January 15). Fourth quarter 2025 earnings release.
The replacement hurdle is financial as well as technical. TSMC planned between US$52 billion and US$56 billion in 2026 capital spending. That is the funding scale supporting the established silicon manufacturing system.
TSMC planeó entre US$52.000 millonesy US$56.000 millones de inversión decapital para 2026.Este es un presupuesto de capital proyectado, no gasto realizado.Fuentes: Taiwan Semiconductor Manufacturing Company. (2026, January 15). Fourth quarter 2025 earnings release.
La barrera del reemplazo es financiera además de técnica. TSMC planeó entre US$52.000 millones y US$56.000 millones de inversión de capital para 2026. Esa es la escala de financiación que sostiene el sistema establecido de fabricación de silicio.
What no source could see aloneMade for Freddy Vega, by HanademiSources: Wolfspeed. (2026, January 13). Wolfspeed achieves 300mm silicon carbide technology breakthrough.; Taiwan Semiconductor ManufacturingCompany. (2026). 2025 annual report.; Hills, G., et al. (2019). Modern microprocessor built from complementary carbon nanotube transistors. Nature.The label 300 mm spans incompatible milestones: a single wafer, planned samples, a pilot flow, a transistordemonstration and a standard foundry offering.Post-silicon entrants face a moving incumbent: TSMC expanded shipments, budgeted up to US$56 billion and alreadyramped qualified N2 production.Complete beyond-silicon circuits are real, but their demonstrated scale still ranges from four-inch wafers to14,000-transistor research processors, not qualified 300 mm production.
The value of the research is not only what each source knew, but what became visible when their evidence was combined.
Lo que ninguna fuente podía ver por solaMade for Freddy Vega, by HanademiFuentes: Wolfspeed. (2026, January 13). Wolfspeed achieves 300mm silicon carbide technology breakthrough.; Taiwan Semiconductor ManufacturingCompany. (2026). 2025 annual report.; Hills, G., et al. (2019). Modern microprocessor built from complementary carbon nanotube transistors. Nature.La etiqueta 300 mm abarca hitos incompatibles: una oblea, muestras previstas, flujo piloto, demostración detransistores y oferta estándar de fundición.Los aspirantes postsilicio enfrentan un incumbente en movimiento: TSMC aumentó envíos, presupuestó hastaUS$56.000 millones y ya expandía N2 calificado.Los circuitos completos sin silicio existen, pero su escala demostrada va de obleas de cuatro pulgadas a procesadoresexperimentales de 14.000 transistores, no producción calificada.
El valor de la investigación no está solo en cada fuente, sino en lo que apareció al combinar sus evidencias.

The research behind this deck

A mobility record is not a factory promise when related devices spread this far. MoS₂ reached 99% yield on 4-inch films and 95% across about 1,200 arrays.

Key findings

The argument

This research is published in English and Spanish. Ver en español

La investigación detrás de esta presentación

Un récord de movilidad no promete una fábrica cuando dispositivos relacionados se dispersan así. El MoS₂ alcanzó 99% de rendimiento en películas de 4 pulgadas y 95% en unas 1.200 matrices.

Hallazgos clave

El argumento

Esta investigación se publica en inglés y español. Read in English

Related researchInvestigación relacionada